本文使用脉冲多普勒、数字波束构成等技术,为某型雷达导引头信号项目设计了其关键部分雷达数字信号处理机。本处理器使用FPGA平台构建,文中详尽讲解了该处理器基于FPGA的基频信号产生模块、脉冲信号收集模块、掌控信号产生模块和时钟模块等硬件模块的设计思路。
1系统方案设计 目前,主要使用三种方法构建雷达数字信号处理系统设计:基于DSP技术构建雷达数字信号处理,基于FPGA+DSP技术构建和基于FPGA技术来构建。本方案搭配XilinxVirtex4FPGAXC4VSX55,其归属于XilinxSX系列,专用于高速数字信号处理领域,FPGA非常适合于高速数据的收集掌控、高速数据传输掌控,且目前的主流FPGA皆所含硬件乘加器、大量的逻辑单元、流水线处置技术等硬件结构,可高速已完成FFT、FIR、复数乘加、卷积、三角函数以及矩阵运算等数字信号处理。
高端FPGA堪称所含大量的DSP单元、RAM单元、MGT高速传输单元、DDRII数据控制器等IP核,这些皆是构建高速动态数字处置的最重要资源。此外,FPGA编程灵活性,更容易升级。其高度集成性和低灵活性使对外部硬件的必须更加较少,额外的硬件支出大大增大,十分限于于雷达数字信号的处置和将来的算法升级。
因此本方案使用FPGA技术展开雷达信号的处置。 根据项目的设计市场需求,设计的雷达数字信号处理机系统整体框图如图1右图。
图一、数字信号处理机系统整体框图 输出调理电路对接管到的脉冲信号展开预处理,预处理过后的信号经ADC切换为数字信号;取样后的信号经频率暂存,将100MHz的中频信号搬移到20MHz,然后对6个地下通道的信号展开幅度校正,避免地下通道间的不均衡问题。
本文关键词:基于,FPGA,的,雷达,数字,信号,处理机,设计,wellbet手机官方登录
本文来源:wellbet手机官方登录-www.grademydaycare.com